排他的論理和回路
Exclusive OR circuit

名古屋工業大学
先進セラミックス研究センター
井田 隆

名古屋工業大学 環境材料工学科 3 年次授業「マテリアルデザイン」の講義ノートです。

文字サイズ： 拡大 縮小 元に戻す

前へ 上へ 次へ

第１部　コンピュータの基礎
Fundamentals about computer

第１章　論理演算
Logical operations

１−３　電子回路による論理演算
Logical operation with electronic circuits

１−３−５　排他的論理和回路
NOR & OR circuits

二つの入力 A, B が食い違っているときにだけ 1 を出力する演算

を「排他的論理和」 exclusive ORエクスクルーシブ・オア あるいは XORエックス・オア， EORイー・オア と呼び，意外に良く使われます。 そのうちの一例は第３章で扱う「算術演算」です。

MOS-FET を使う場合，図 1.16 のような回路で排他的論理和が実現されます。

図 1.16
MOS-FET による XOR 回路

XOR ゲートの MIL 記号を図 1.17 に示します。

図 1.17
XOR ゲートの MIL 記号

図 1.18 には，３組の CMOS を水色，黄色，ピンクに色分けして示します。

図 1.18 中，水色の CMOS は NOT 回路（１−３−１節）であり，入力 A がこの NOT 回路の入力として接続されていることを確認してください。この回路の出力は A と表されます。

残りの２組の CMOS の出力が並列に接続されたものが XOR 回路全体の出力となっていますが，さらに PMOS（上段）と NMOS（下段）とに分けて一つ一つの MOS-FET の動作を確かめます。

図 1.18
XOR 回路のしくみを説明する図。水色，黄色，ピンクの３組の CMOS で構成されている。

図 1.18 中，黄色の PMOS (上) と NMOS (下) のゲートはいずれも入力 B に接続されていますが，PMOS のソースは A に，NMOS のソースは A に接続されています。 PMOS はゲート電圧 (B) がソース電圧 (A) より低い場合 (B < A) だけソース (A) とドレイン (D₁) の間が導通状態になるので，“A = 1, B = 0” の時にはドレイン電圧が D₁ = A = 1 と確定します。それ以外の場合にはソースとドレインの間は絶縁状態になるので，ドレイン電圧 D₁ は確定しません。表 1.4 の D₁ の値を確認してください。 一方，NMOS はゲート電圧 (B) がソース電圧 (A) より高い場合 (A < B) だけソース (A) とドレイン (D₂) の間が導通状態になるので，“A = 1, B = 1” の時にドレイン電圧が D₂ = A = 0 と確定し，それ以外の場合 D₂ は不定です。表 1.4 の D₂ の値を確認してください。

図 1.18 中，ピンクの PMOS (上) のゲートは A に，NMOS (下) のゲートは A に接続され，ソースはいずれも入力 B に接続されています。 PMOS はゲート電圧 (A) がソース電圧 (B) より低い場合 (A < B) だけソース (B) とドレイン (D₃) の間が導通状態になるので，“A = 0, B = 1” の時にはドレイン電圧が D₃ = A = 0 と確定し，それ以外の場合には D₃ は不定です。表 1.4 の D₃ の値を確認してください。 最後に，ピンクの NMOS はゲート電圧 (A) がソース電圧 (B) より高い場合 (B < A) だけソース (B) とドレイン (D₄) の間が導通状態になるので，“A = 0, B = 0” の時にドレイン電圧が D₄ = B = 0 と確定し，それ以外の場合 D₄ は不定です。表 1.4 の D₄ の値を確認してください。

XOR 回路の全体の出力 Y には４つのMOS-FET のドレイン端子 D₁, D₂, D₃, D₄ が並列に接続されていますが，常にそのうちの一つしか導通状態に無いので，出力が一通りに決まります。

前へ 上へ 次へ

2011年4月17日公開
2013年4月9日更新