名古屋工業大学
先進セラミックス研究センター
井田 隆
名古屋工業大学 環境材料工学科 3 年次授業「マテリアルデザイン」の講義ノートです。
NAND 回路と逆に,PMOS を直列に,NMOS を並列に接続すれば NOR 回路が得られます(図 1.13)。またこれを NOT ゲートと接続すれば OR 回路になります(図 1.14)。
図 1.13
MOS-FET による NOR 回路
図 1.14
MOS-FET による OR 回路
NOR 素子と OR 素子の回路記号を図 1.15 に示します。
図 1.15
NOR 素子(左)と OR 素子(右)の MIL 記号
NAND 回路と NOR 回路では CMOS (PMOS と NMOS を合わせたもの) が2組で済むのに対して,AND 回路と OR 回路では CMOS が3組必要であるということに注意してください。
どのように複雑な論理演算であっても,論理演算素子を組み合わせた回路で実現する事ができます。これをなるべく少ない素子数で実現するために,ド・モルガンの法則(の示す内容)が使われます。
2011年4月17日公開
2013年4月6日更新