名古屋工業大学
先進セラミックス研究センター
井田 隆
名古屋工業大学 環境材料工学科 3 年次授業「マテリアルデザイン」の講義ノートです。
二つの入力 A, B に対して，出力 Y が “ not (A and B) = A ∧ B ” と表される回路を NAND 回路（否定論理積回路）と呼びます。図 1.7 のように，二組の CMOS について PMOS を並列に，NMOS を直列に接続すれば NAND 回路が実現されます。
図 1.7
MOS-FET による NAND 回路
NAND 回路での FET のはたらき方も，図 1.8 のようにスイッチで置き換えると理解しやすいでしょう。
図 1.8
NAND 回路の MOS-FET をスイッチにおきかえて考える。
入力が両方とも 0 V のときは，２つの PMOS が両方導通，２つの NMOS が両方絶縁状態になるので，出力は 5 V となります。入力のうち片方が 0 V で片方が 5 V のとき，PMOS も NMOS も片方が導通，片方が絶縁状態になりますが，PMOS が並列で NMOS は直列なので，出力側から見ると 5 V 端子とは導通していて， 0 V 端子とは絶縁している状態になり，やはり出力は 5 V です。入力が両方とも 5 V のときだけ出力が 0 V になります。0 V → 0，5 V → 1 として，NAND 回路への入力 A, B と，回路からの出力 Y との関係を表にすると表 1.3 のようになります。
| A | B | Y = A ∧ B |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
図 1.9 に NAND 回路のはたらきを模式的に示します。
図 1.9
NAND 回路のはたらき
論理回路の中で NAND 演算を実現するための素子（NAND ゲート）は，図 1.10 のような MIL 記号であらわされます。
図 1.10
NAND ゲートの MIL 記号
2011年4月17日公開
2013年4月5日更新