[Next] [Up] [Previous] [Contents]
Next: 2.8.2 論理回路による引き算
Up: 2.8 論理回路による算術演算
Contents: コンピュータのしくみ

2.8.1 論理回路による足し算 arithmetic sum with logical circuits

２進数の１桁は 0 か 1 の値しかとりません。 この２進数での１桁のことを 「1 ビット bit」といいます。 はじめに，「1 ビットの足し算回路」について考えます。 つまり，

という４通りの場合について正しい答えを出力するための回路です。 10 進数での 「2」 という数は２進数だと 「10」 と表されます。 ですから，上の例を２進数で表現すると，

と書けます。

このような計算をどのような電子回路で実現できるでしょうか？ 中身は後で考えるとして，外から見れば２本の入力信号線と２本の出力信号線を備えた回路になるはずです。 つまり，足し算の２つの入力を A, B という２本の入力信号線に， 出力のうち「2⁰ = 1」の桁の数字を Y₀ という出力信号線, 「2¹ = 2」の桁の数字を Y₁ という出力信号線に割り当てます。 全体としては，図 2.32 のような形になるわけです。

図 2.32 １桁の足し算回路。Y₀ は 2⁰ の桁の数，
Y₁ は 2¹ の桁の数を出力する。

つぎに，この回路の中身を考えましょう。出力 Y₀ と Y₁ とに分けて考えます。 出力 Y₀ と入力 A, B の間には表 2.2 のような関係があります。

表 2.2 「１ビット」の足し算回路。入力 A, B と 2⁰ の桁の出力 Y₀

この関係を論理式を使って書くために，次のように考えます。 表 2.2 から，「出力が 1 になる」のは，「A=0 かつ B=1」の場合と， 「A=1 かつ B=0」の場合との２通りあります。これを式で表せば，

となります。 この関係は，図 2.18 の論理ゲートのところに出てきた「排他的論理和 XOR」と同じですね。 つまり，XOR ゲートを使えば「一桁の足し算の 2⁰ = 1 の桁を得る回路」になるわけです。

つぎに，出力 Y₁ と入力 A, B の間には表 2.3 のような関係にあります。

表 2.2 「１ビット」の足し算回路。入力 A, B と 2¹ の桁の出力 Y₁

これを式で表せば，

となります。

この関係は，「論理積 AND」そのものですね。 つまり，AND ゲートを使えば１桁の足し算の繰り上がりの部分， 2¹ = 2 の桁を得る回路になるわけです。 これらのことをまとめれば，１ビットの足し算をするための回路としては全体としては，図 2.33 のような構成になります。

図 2.33 「１ビット」の足し算回路 (2)。XOR ゲートと AND ゲートの組み合わせで実現できる。

次に，任意の桁数の足し算回路について考えましょう。 足し合わせる２つの数が両方とも２進数で N 桁だとします。 つまり，２つの数 A, B がそれぞれ，

のように表されるとします。これらを足し合わせた数 Y は，最大でも N+1 桁にしかなりません。これを

と書くことにします。 足し算の結果の 2^j の桁の数字 Y_j は，A_j と B_j， それと 2^j-1 の桁の繰り上がりがあるかどうかによって決まります。 2^j の桁の入力を A, B， 2^j-1 の桁の繰り上がりを C， 2^j の桁の出力を Y₀ ， 2^j の桁の繰り上がりを Y₁ と表すことにすれば， 各桁について以下の表で表されるような「３入力１ビット足し算回路」を使えば良いことがわかります。

表 2.4 ３入力１ビット足し算回路

「２入力１ビット足し算回路」を図 2.33 の記号で表すことにすれば， これを使って「３入力１ビット足し算回路」を図 2.34 のように組み立てることができます。

図 2.34「３入力１ビット足し算回路」

さらに，この「３入力１ビット足し算回路を」を必要な数だけ集めれば， 任意のビット数の算術和を求める回路が作られます（図 2.35）。

図 2.35「２入力 N ビット足し算回路」

[Next] [Up] [Previous] [Contents]
Next: 2.8.2 論理回路による引き算
Up: 2.8 論理回路による算術演算
Contents: コンピュータのしくみ